MEMORY CELL AND MEMORY DEVICE

Patent Number:

JP7161844

Publication date:

1995-06-23

Inventor(s):

IDEI YOJI; others: 06

Applicant(s):

HITACHI LTD; others: 01

Requested Patent:

■ JP7161844

Application Number: JP19930311545 19931213

Priority Number(s):

IPC Classification:

H01L21/8244; H01L27/11; G11C11/41

EC Classification:

Equivalents:

JP3285442B2

Abstract

PURPOSE:To realize a static memory cell having high resistance to soft error generated by alpha ray.

CONSTITUTION:A memory cell 200 has a coupling capacitor Cc between two information storage nodes 1, 2. A p well (or p substrate), in which drive MOS transistors Mn5 and Mn4 and transfer MOS transistors Mn1 and Mn2 are formed, is connected to a Vbb generating circuit 210. The voltage Vbb is set lower than a low level VL of a signal potential of the memory cell. This causes a parasitic diode between the sources of MN1. to MN4 or a n type diffusion layer corresponding to a drain and the p well (or p substrate) not to be ON even when a potential fluctuation DELTAVL of the node 2 on the low potential side is large, thus preventing mal function.

Data supplied from the esp@cenet database - 12

| | | | | - |
|--|--|--|---|--------------|
| | | | | _ *** |
| | | | · | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | · |

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-161844

(43)公開日 平成7年(1995)6月23日


| (51)Int.Cl. ⁶ | 識別記号 | 庁内整理番号 | FI | 技術表示管 | 脈 |
|--------------------------|----------------|----------|----------|--------------------------------------|-----|
| H 0 1 L | 21/8244 | | | | |
| G 1 1 C | 27/11 11/41 | | | | |
| | | 7210-4 M | H01L | 27/10 3 8 1 | |
| | | | | 11/40 D | |
| | 審査請求 未請求 | 請求項の数12 | OL | (全13頁) | |
| (21)出願番号 | 特願平5-311545 | | (71)出願人 | 000005108 株式会社日立製作所 | |
| (22)出願日 | 平成5年(1993)12 | 月13日 | | 東京都千代田区神田駿河台四丁目6番地 | |
| | | | (71)出願人 | 000233088 | |
| | | | | 日立デバイスエンジニアリング株式会社 千葉県茂原市早野3681番地 | İ |
| | | | (72)発明者 | 出井 陽治 | |
| | | | | 東京都国分寺市東恋ケ窪1丁目280番地 | 株 |
| | | | () | 式会社日立製作所中央研究所内 | |
| | | | (72)発明者 | 南部博昭 | LeL |
| | • | * . | | 東京都国分寺市東恋ケ窪1丁目280番地 | 株 |
| | | | (74) (57 | 式会社日立製作所中央研究所内 | • |
| | | | (74)代理人 | 弁理士 薄田 利幸 最終頁に続 | . < |

(54)【発明の名称】メモリセルおよびメモリ装置

(57)【要約】

【目的】 α 線により引き起こされるソフトエラーに対する耐性が高いスタティック形メモリセルを実現する。 【構成】メモリセル200は、二つの情報蓄積ノード1,2間に結合容量 C_c を有する。駆動MOSトランジスタMN3、MN4およびトランスファMOSトランジスタMN1、MN2が形成されるPウエル(またはP基板)は、 V_{bb} 発生回路210に接続する。電圧 V_{bb} は、Xモリセルの信号電位の低レベル V_b より低く設定する。

【効果】低電位側ノード2の電位変動 ΔV_L が大きい場合でも、 $MN1\sim MN4$ のソースまたはドレインに相当するn形拡散層とpウエル(またはp基板)との間に存在する寄生ダイオードがオンしないので、誤動作を防止できる。



【特許請求の範囲】

【請求項1】第1の導電型の導電層中にドレインとソースとが形成され、ゲートとドレインとが互いに交差接続された二つの情報蓄積ノード(ノード1及びノード2)を有する少なくとも2個の第2の導電型チャネルのMOSトランジスタを含むスタティック型メモリセルにおいて、第1の導電型の導電層の電位($V_{\rm tot}$)を、第2の導電型チャネルのMOSトランジスタのドレインと第1の導電型の導電層とで形成される寄生ダイオードが、 α 線により引き起こされる雑音電流に起因する情報ノードの10電位変動によってオンしない電圧レベルで、かつ、第2の導電型チャネルのMOSトランジスタのソースとは異なる電圧レベルに設定したことを特徴とするメモリセル。

【請求項2】前記メモリセルの二つの情報蓄積ノード (ノード1及びノード2)間に容量(C_c)が付加され ている請求項1記載のメモリセル。

【請求項3】前記第1の導電型はp型であり、前記第2 の導電型はn型であり、かつ、前記第1の導電型の導電 層の電位 (V_{bb}) の電圧レベルは、メモリセルの信号電 20 位の低レベルを V_L 、メモリセルの前記情報蓄積ノード2の対接地容量を C_2 、前記情報蓄積ノード1とノード2間の結合容量を C_3 、メモリセルの信号振幅を V_8 、前記寄生ダイオードのオンする電圧を V_8 としたときに、次式で表される条件を満足するように設定したことを特徴とする請求項1または請求項2に記載のメモリセル。【数1】

$V_{bb} \leq V_L - (C_3/C_2) V_S + V_F$

【請求項4】前記第1の導電型はn型であり、前記第2の導電型はp型であり、かつ、前記第1の導電型の導電層の電位 (V_{bb}) の電圧レベルは,メモリセルの信号電位の高レベルを V_H 、メモリセルの前記情報蓄積ノード2の対接地容量を C_2 、前記情報蓄積ノード1とノード2間の結合容量を C_3 、メモリセルの信号振幅を V_5 、前記寄生ダイオードのオンする電圧を V_F としたときに、次式で表される条件を満足するように設定したことを特徴とする請求項1または請求項2に記載のメモリセル。【数2】

$V_{bb} \ge V_H + (C_3/C_2) V_S - V_F$

【請求項5】前記第1の導電型の導電層の下部と第1の 導電型の基板との間に第2の導電型の高不純物濃度層を 更に設けると共に、この高不純物濃度層を高電位側の電 源電圧に接続したことを特徴とする請求項3に記載のメ モリセル。

【請求項6】前記第1の導電型の導電層と前記第1の導電型の基板との間および第1の導電型チャネルのMOSトランジスタと第2の導電型チャネルのMOSトランジスタとの間は二酸化シリコン層で分離されていることを特徴とする請求項3または請求項4に記載のメモリセル。

【請求項7】前記第1の導電型の導電層の下部と第1導電型の基板との間に第2の導電型の高不純物濃度層を更に設けると共に、この高不純物濃度層を低電位側の電源電圧に接続したことを特徴とする請求項4に記載のメモリセル。

【請求項8】請求項3に記載のメモリセルを複数用いた 40 メモリ装置において、各前記メモリセルの第1の導電型の導電層の電位 (V_{bb}) をメモリ装置の低電位側の電源電圧 (V_{EE}) よりも低く設定したことを特徴とするメモリ装置。

【請求項 9 】請求項 3 に記載のメモリセルを複数用いた メモリ装置において、各前記メモリセルの信号電位の低 レベル (V_L)をメモリ装置の低電位側の電源電圧 (V_{EE}) よりも高く設定したことを特徴とするメモリ装置。 【請求項 1 0 】請求項 4 に記載のメモリセルを複数用い たメモリ装置において、各前記メモリセルの第 1 の導電 50

型の導電層の電位 (Vьь) をメモリ装置の高電位側の電 源電圧よりも高く設定したことを特徴とするメモリ装 置。

【請求項11】請求項4に記載のメモリセルを複数用いたメモリ装置において、各前記メモリセルの信号電位の高レベル(V_H)をメモリ装置の高電位側の電源電圧よりも低く設定したことを特徴とするメモリ装置。

【請求項12】請求項9または請求項11に記載のメモリ装置において、周辺回路を全てECL回路で構成したことを特徴とするメモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はメモリセルおよびメモリ 装置に係り、特に α 線により引き起こされるソフトエラーに対する耐性を向上させた半導体メモリセルおよびこのセルを用いたメモリ装置に関する。

40 [0002]

【従来技術】従来、メモリセルのソフトエラー対策として、例えばCMOSまたはBiCMOSメモリに用いられるスタティック型メモリセルの情報蓄積ノードに、容量を付加する方法が知られている。容量の付加方法としてはいくつかの方法が考えられるが、小面積のメモリセルを実現するためには、付加する容量はできるだけ小容量でメモリセルの蓄積電荷を増大する効果の高い方法が窒ましい。

【0003】このような蓄積電荷を増大する容量の付加方法として、メモリセルの二つの情報蓄積ノード間に容

量を接続する方法が有効であることが、アイ・イー・イ ー・イー・ジャーナル・オブ・ソリッドステート・サー キッツ, Vol. SC-22, No. 3,1987年6月号, 430ページか ら436ページ (IEEE JOURNAL OF SO LID-STATE CIRCUITS, Vol. SC-22, No. 3, June 1987, pp. 430-436)に示されている。

【0004】図2は、この従来方法による対策を行った メモリセルの等価回路図である。図2において参照符号 100はメモリセルを示し、このメモリセル100はト ランスファMOSトランジスタMN1, MN2と、駆動 10 MOSトランジスタMN3, MN4と、負荷MOSトラ ンジスタMP1, MP2と、および二つの情報蓄積ノー ド(ノード1とノード2)間に付加された容量 C。とか ら構成される。図3は、このような構成のメモリセルの α線により誘起された雑音電流Ιαに対するメモリセル の応答を記述するための等価回路図である。以下、図2 および図3を用いて、この情報蓄積ノード間に容量を付 加する従来方法によって、メモリセル100のソフトエ ラー耐性が増大する機構について説明する。

【0005】図3の等価回路において、ノード1とノー 20 ド2は図2におけるメモリセル100の情報蓄積ノード であり、容量C₁とC₂はそれぞれノード1およびノード 2の対接地容量を表わす。これらの容量 C1, C2は、主 にトランジスタMN1~MN4およびMP1, MP2の 拡散層とウエルまたは基板との間の寄生容量からなる。 また、容量C₃はノード1とノード2との間の結合容量 であり、トランジスタMN3とMN4の拡散層ーゲート 間の寄生容量と両ノードの間に付加した容量C。とから なる。

【0006】 α線の入射により引き起こされる雑音電流 30 $I\alpha$ のパルス幅は、一般的に100ps程度であり、MOSトランジスタのオン抵抗と情報蓄積ノードの容量と から決まる時定数に比較して小さいので、情報蓄積ノー ドの電位変動は、図3に示すように容量のみから構成さ れる等価回路で表わすことができる。また、雑音電流I αの向きは、α線がnMOSトランジスタMN1~MN4 に入射する場合とpMOSトランジスタMP1, MP2 に入射する場合とで異なる。しかし、通常のメモリセル では、pMOSトランジスタの占有面積はnMOSトラ ンジスタと比べてはるかに小さいので、α線が入射して 40 もpMOSトランジスタに流れる雑音電流Ιαは小さ い。従って、ソフトエラーが発生するのは、α線がηΜ OSトランジスタに入射して、矢印の向きに雑音電流I

αが流れることにより、高電位側ノードの電位を引き下 げる場合であると考えてよい。以下では、この場合のソ フトエラーについて説明する。

【0007】いま、メモリセル100が情報保持状態に あって、ノード1の電位が高レベルV_H、ノード2の電 位が低レベルV」であると仮定すると、α線の入射によ りソフトエラーが発生するのは、α線によって誘起され た雑音電流 Ιαによりノード 1の電位が低下し、ノード 2の電位よりも低くなった場合である。従って、ソフト エラー発生の臨界条件は次の(1)式で与えられる。

[0008]

【数3】

$$V_H - \Delta V_H = V_L - \Delta V_L \quad \cdots \quad (1)$$

【0009】ここで、ΔVH、ΔVLは、それぞれ雑音電 流 $I\alpha$ によるノード 1 、 2 の電位変動量である。ノード 1の電位変動は、容量C₃とC₂とで容量分割されてノー ド2に現れるので、 $\Delta V_R E \Delta V_L E O$ 間には次の(2) 式の関係が成り立つ。

[0010]

【数4】

$$\Delta V_{L} = (C_{3} / (C_{2} + C_{3})) \Delta V_{H} \cdots (2)$$

【0011】(2)式を(1)式に代入し、VH-VL= V_s (メモリセルの信号振幅) と書くと次の (3) 式お よび(4)式が得られる。

[0012]

【数5】

$$\Delta V_{H} = (1 + C_3/C_2) V_{S} - (3)$$

$$\Delta V_L = (C_3/C_2) V_S \qquad \cdots \quad (4)$$

【0013】メモリセル100にエラーを起こすために ノード1に加えなければならない最小の電荷をメモリセ ルの蓄積電荷Qmと定義すると、Qmは次の(5)式に 示すようにノード1とグラウンドとの間の等価容量と、

(3) 式で与えられる ΔV_H との積に等しい。更に、通 常のメモリセルでは C₁= C₂であるので、(5)式は (6) 式のように簡略化される。

[0014]

【数6】

$$Q_m = (C_1 + C_2 \cdot C_3 / (C_2 + C_3)) (1 + C_3 / C_2) V_s \cdots (5)$$

$$Q_{n} = (C_{2} + 2C_{3}) V_{s} \cdots (6)$$

【0015】(6)式より、メモリセル100の情報蓄

よって、情報蓄積ノードに対接地容量を付加する(Ci 積ノード間に容量 C。を付加する (C。を増やす) ことに 50 および C₂を増やす) 場合と比較して同じ容量では 2 倍 5

の蓄積電荷増大効果が得られることがわかる。しかも、 前者ではメモリセル1個について1個の容量を付加すれ ば良いため、単位容量当たりでは前者は後者の4倍の蓄 積電荷増大効果が得られることになる。

【0016】このように、メモリセル100の二つの情報蓄積ノード1, 2間に対し、容量 C_c を付加するという従来方法により大きな蓄積電荷増大効果を生ずるのは、この容量 C_c が高電位側のノード1の電位の低下を妨げるだけでなく、高電位側のノード1の電位の低下にともなって低電位側のノード2の電位も低下させるため、両ノード1, 2の電位の逆転がより起こりにくくなるからである。

【0017】しかし、本発明者等は、図3に示した等価 回路は低電位側のノード2の電位変動 AVLが0.8V 程度以上となる場合には有効ではなく、(6)式が成り 立たなくなることに着目した。これは、nMOSトラン ジスタMN1~MN4が形成されているpウエルと、ソ ースまたはドレインのn形拡散層との間に形成されるp n接合、すなわち寄生ダイオードがオンするからであ る。従来のメモリセルでは図2に示すように、情報保持 20 状態におけるメモリセル100の低電位側の電位はpウ エルの電位と同電位(VEE)となるように設計されてい る。このため、メモリセル100の低電位側ノード2の 電位は情報保持状態における電位VLから上記寄生ダイ オードがオンする電圧 Vr、すなわち 0.8 V程度低い 電位でクランプされ、(2)式が成り立たなくなる。こ の場合、容量C。は一端が等価的に接地された容量とみ なせるため、メモリセル100の蓄積電荷Qmは次の (7) 式のようになり、(6) 式で与えられる値よりも 減少してしまうことになる。

[0018]

【数7】

$$Q_{m} = (C_{2} + C_{3}) V_{S} \cdots (7)$$

【0019】ここで、(4) 式から明らかなように、 Δ V_L が0.8 V程度より大きくなるかどうかは C_2 (= C_1) と C_3 との比およびメモリセルの信号振幅 V_s とから決まる。例えば、加工寸法0.4 μ mのプロセスを用いて作製したメモリセル100の例では、 C_2 は約3fFであり、十分なソフトエラー耐性を確保するためには C_3 を2~3fFとする必要がある。このメモリセルの信号振幅 V_s は3.3 Vであるので、 ΔV_L は2.2 V~3.3 Vとなって、0.8 Vよりも大きくクランプの影響を無視することはできないことがわかる。

【0020】さらに、今後加工寸法の微細化が進むと、 メモリセルに収集される雑音電荷量は加工寸法に比例し*

*て減少するのに対し、MOSトランジスタの拡散層とウェルまたは基板との間の接合容量は、加工寸法の<math>2乗に比例して急激に減少する。従って、 C_3 として付加しなければならない容量は C_1 、 C_2 に比較して相対的に増大し、 ΔV_1 はさらに増大することになる。

【0021】このように△V」が0.8Vに対して大きい場合は、上に述べたようにメモリセル100の蓄積電荷Qmは(6)式ではなく(7)式で表され、C₃として付加した容量の効果が半分に減少してしまう。このため、十分なソフトエラー耐性を確保するためには大きな容量を付加することが必要となり、メモリセルの面積の増大をもたらすという問題点がある。

[0022]

【発明が解決しようとする課題】本発明の目的は、従来技術におけるこの問題点を解決し、小面積で α 線ソフトエラー耐性の高いメモリセルおよびメモリ装置を実現することである。

[0023]

【課題を解決するための手段】本発明に係るメモリセルは、第1の導電型の導電層中にドレインとソースとが形成され、ゲートとドレインとが互いに交差接続された二つの情報蓄積ノードを有する少なくとも2個の第2の導電型チャネルのMOSトランジスタを含むスタティック型メモリセルにおいて、第1の導電型の導電層の電位Vいを、第2の導電型チャネルのMOSトランジスタのドレインと第1の導電型の導電層とで形成される寄生ダイオードが、α線により引き起こされる雑音電流に起因する情報ノードの電位変動によってオンしない電圧レベルで、かつ、第2の導電型チャネルのMOSトランジスタのソースとは異なる電圧レベルに設定することを特徴とする。

【0024】この場合、前記メモリセルの二つの情報蓄 積ノード(ノード1及びノード2)間に容量C。を付加 すれば、メモリセルの蓄積電荷が大きくなりソフトエラ 一耐性増大に好適である。

【0025】前記第1の導電型の導電層がpウェルであり、第2の導電型チャネルのMOSトランジスがnチャネルMOSトランジスタである場合は、pウェルの電位 V_{bb} をメモリセルの信号電位の低レベル V_{L} よりも低く、次式で表されるように設定すれば、低電位側ノードの電位がクランプされる電位は V_{L} - V_{F} から V_{bb} - V_{F} に低下するから、高電位側ノードと低電位側ノードの電位の逆転が起こりにくくなる。

[0026]

【数8】

$V_{bb} \le V_L - (C_3/C_2) V_S + V_F \cdots (8)$

【0027】ここで V_F は、nチャネルのMOSトラン ードがオンする電圧であり、約0.8Vである。また、ジスタのドレインとPウエルとで形成される寄生ダイオ 50 低電位側ノードの電位低下量 ΔV_L の最大値は、 (4)

式から (C₃/C₂) Vsであるから、この (8) 式で表 される条件が満たされていれば低電位側ノードの電位は 全くクランプされること無く低下する。これにより、

(6) 式で表される大きな蓄積電荷増大効果を得ること ができる。

【0028】また、前記第1の導電型の導電層がnウェ ルであり、第2の導電型チャネルのMOSトランジスタ がpチャネルMOSトランジスタである場合は、nウェ ルの電位Vbbをメモリセルの信号電位の高レベルVbよ りも低く、次式で表されるように設定すれば寄生ダイオ 10 ECL回路で構成することができる。 ードによってメモリセルの高電位側ノードの電位がクラ ンプするのを防止できる。

[0029]

【数9】

$V_{hh} \ge V_{H} + (C_3/C_2) V_{S} - V_{F} - (9)$

[0030]ここで V_p は、pチャネルのMOSトラン ジスタのドレインとnウエルとで形成される寄生ダイオ ードがオンする電圧であり、約0.8 Vである。

【0031】また、メモリセルを構成する基板とnウェ ル層との間にn型高不純物濃度層を設け、このn型高不 純物濃度層を高電位に接続すれば、さらに基板からの雑 音電荷を遮蔽することができ、ソフトエラー対策に好適 である。

【0032】或いは、基板とウェルの間およびトランジ スタ同志の間を二酸化シリコン層で分離する構成として も、基板からの雑音電荷を遮蔽することができ、さらに ソフトエラー対策に好適である。

【0033】前記第1の導電型の導電層がpウェルであ り、第2の導電型チャネルのMOSトランジスがnチャ 30 い。 ネルMOSトランジスタである前記メモリセルを複数用 いたメモリ装置の場合は、pウェルの電位Vwを低電位 側の電源電圧Vggよりも低く設定することにより、或い は前記第1の導電型の導電層が nウェルであり、第2の 導電型チャネルのMOSトランジスがpチャネルMOS トランジスタである前記メモリセルを複数用いたメモリ 装置の場合は、nウェルの電位Vbbを高電位側の電源電 圧よりも高く設定することにより、寄生ダイオードの動 作によってメモリセルがクランプするのを防止すること ができる。

【0034】また更に、前記第1の導電型の導電層がp ウェルであり、第2の導電型チャネルのMOSトランジ スがnチャネルMOSトランジスタである前記メモリセ ルを複数用いたメモリ装置の場合は、メモリセルの信号* *電位の低レベルV,をメモリ装置の低電位側の電源電圧 Vggよりも高く設定することにより、或いは前記第1の 導電型の導電層がnウェルであり、第2の導電型チャネ ルのMOSトランジスがpチャネルMOSトランジスタ である前記メモリセルを複数用いたメモリ装置の場合 は、メモリセルの信号電位の高レベルVHをメモリ装置 の高電位側の電源電圧よりも低く設定することにより、 メモリ装置の高速化を図ることができると共にECL-MOSレベル変換回路を設けることなく周辺回路を全て

[0035]

【実施例】以下、本発明に係るメモリセル及びこのメモ リセルを用いたメモリ装置の実施例につき、図1および 図4乃至図11を用いて詳細に説明する。

【0036】<実施例1>図1は、本発明に係るメモリ セルの一実施例を示す等価回路図である。図1において 参照符号200はメモリセルを示し、このメモリセル2 00は4個のnチャンネルMOSトランジスタMN1, MN2、MN3、MN4と、2個のpチャンネルMOS トランジスタMP1, MP2とから構成されている。こ こで、MN1, MN2はトランスファMOSトランジス 夕、MN3、MN4は駆動MOSトランジスタであり、 MP1, MP2は負荷MOSトランジスタである。ま た、ノード1とノード2は情報蓄積ノードであり、容量 Ccはメモリセルの蓄積電荷を増大させるためにノード 1とノード2との間に付加した容量である。なお、この 容量Ccは、ノード1とノード2の間に存在するトラン ジスタMN3とMN4の拡散層-ゲート間寄生容量の容 量値で充分であれば、必ずしも新たに付加する必要はな

【0037】図1に示すように、負荷MOSトランジス タMP1、MP2のドレインはグラウンドに接続されて おり、駆動MOSトランジスタMN3, MN4のソース は負の電源Vggに接続されているため、本実施例の場合 のメモリセル200の信号電位は高レベルVェが0V、 低レベルVLがVEEとなっている。また、MN1~MN 4の pウエル (または p 基板) の電位 V ььは、 V ьь 発生 回路210によって、Veeより低い電位にバイアスされ ている。特に、(8)式で表わされる条件を満たすよう 40 にするためには電位 V いを次式のように設定すれば良 い。

[0038] 【数10】

$V_{bb} \le V_{EE} - (C_3/C_2) V_S + V_F - (10)$

【0039】このようにすれば、α線により発生する雑 音電流によって高電位側ノードの電位が低下したとき に、低電位側ノードの電位はクランプされることなく低 下するので両ノード1,2の電位の逆転が起こりにくく50 電圧 V_r は約0.8Vであるから、pウエル(またはp

なる。例えば、前述の加工寸法0.4μmのプロセスを 用いて作製したメモリセル100では(C₃/C₂) Vs の値は2.2V~3.3V、寄生ダイオードのオンする 基板)の電位 V_{bb} を電源電圧 V_{EE} より1.4 $V\sim2.5$ V低い電位にすれば良い。例えば、電源電位 V_{EE} を-3.3 Vとすれば、電位 V_{bb} は-4.7 $V\sim-5.8$ V程度の値にすれば良い。

【0040】この様子を従来例の場合と比較して図4に示す。図4は、ノード1を高電位側として、 α 線により引き起こされた雑音電流が高電位側ノード1に流入した場合のノード1およびノード2の電位の変化を表す特性線図であり、(A)は図1に示したV b. 発生回路210によりバイアスされたメモリセル200の特性線図、

(B) は図2に示した従来のメモリセル100の特性線図である。図4の(A)に示すように、本発明のメモリセル200では高電位側のノード1の電位が低下するに従い低電位側のノード2の電位も低下するため電位の反転が起こらない。これに対し、図4の(B)に示すように、従来例のメモリセル100では高電位側のノード1の電位が低下するに従い低電位側のノード2の電位も低下するけれども、低電位側ノード2の電位が V_L -0.8Vで寄生ダイオードが動作してクランプされてしまうため、ノード1とノード2の電位関係が反転し、ソフトエラーが発生する。

【0041】なお、上記pウエルのバイアス電位 V_{bb} は(10)式の条件を満たすように設定するのが好適であるが、この条件を満たすことができない場合でも V_{bb} を負の電源電圧 V_{BB} より低電位とすれば、 V_{bb} が V_{BB} と同電位である場合と比較して低電位側のノードがクランプされる電位は低下するので、ある程度のソフトエラー耐性の向上効果を得ることができる。

【0042】本実施例に用いるVょ発生回路210は、 所望の電位を発生することができる回路ならばどのよう な回路形式のものでもよく、例えば図5に示す公知のチ ャージポンプ回路220を用いることができる。このチ ャージポンプ回路220の動作を簡単に説明する。この 回路は、1個のインパータINVと、3個の容量 CAA, CBB, Cccと、4個のpMOSトランジスタQ1, Q2, Q₃, Q₄とで構成されている。この回路に、例えば0~ +Vccで振幅するクロック信号が入力すると、容量結合 された各pMOSトランジスタがそれぞれ適宜オン・オ フ動作し、クロック信号の1サイクルごとにVы出力端 子からQ₄を介してQ₂へ向かって電流が流れるが、逆方 40 向には流れないので、Vы出力端子の電位を少しずつ低 下させる。Vы出力端子の電位は、Qiのしきい電圧を Vthとすると、最終的には- (Vcc-Vth) の負の電圧 に達する。所望の値の負の電圧を得るには、このチャー ジポンプ回路220に適当なレベルシフト回路を付加す れば良い。

【0043】また、本実施例では負荷索子としてpMO Sトランジスタを用いたメモリセルを示しているが、負 荷抵抗として高抵抗を用いたメモリセルに対しても本発 明を同様に適用することができる。

【0044】図6は、図1に示したメモリセル200の 具体的な構成の一実施例を示す要部断面構造図である。 駆動MOSトランジスタMN3、MN4およびトランス ファMOSトランジスタMN1、MN2はn形基板17 中に設けられたpウエル14中に形成され、負荷MOS トランジスタMP1、MP2はn形基板17中に形成さ れている(ただし、MN1、MN2、MN4、MP2は 図示されていない)。 n+層12および13はそれぞれ MN3のソースおよびドレインに相当するn形拡散層で 10 あり、ソース12は負の電源電圧Vェスに接続され、ドレ イン13はMP1のソース15およびMP2とMN4の ゲート(図示していない)に接続されている。また、M P1のドレイン16はグラウンドに接続されている。p ウエル14はp+層11を介して配線層18に引き上げ られ、図示しないVょ発生回路210に接続される。な お、配線層18としては、タングステンまたはアルミニ ウム等の金属、或いは多結晶シリコンを使用することが できる。

10

【0045】このように、本発明に係るメモリセル200は、nチャネルMOSトランジスタのソースの電位とpウエルの電位とを別個に与える構造とすると共に、pウエルの電位V いを(10)式の条件を満足するようにV い発生回路210によって設定することにより、低電位側のノードがクランプされるのを防止することができる。従って、低電位側ノードの電位変動 ΔV いが大きい場合でも、付加容量C を増大することなくメモリセルの蓄積電荷増大効果が得られ、小面積でソフトエラー耐性の高いメモリセルを実現することができる。

【0046】<実施例2>次に、本発明に係るメモリセ ルの別の実施例を図7および図8を用いて説明する。図 7 は本発明に係るメモリセルを示す等価回路図である。 図7において、図1に示した等価回路との相違点は、p ウエルまたはp基板の電位Vbbを負の電源電圧Vggに接 続し、メモリセル202の信号電位の低レベルVェをV ss発生回路230により設定している点である。すなわ ち、本実施例では前記実施例1とは逆に、メモリセル2 02の信号電位の低レベルV」をVEEより高い電位に設 定している。ここで、Vss発生回路230は電源電圧V **EEよりも高い電位(絶対値が小さな負の電圧)を発生す** る回路である。従って、結果的にはメモリセル202の 信号振幅Vsを小さくすることになる。なお、本実施例 でも実施例1と同様に容量 C。は、ノード1とノード2 の間に存在するトランジスタMN3とMN4の拡散層-ゲート間寄生容量の容量値で充分であれば、必ずしも新 たに付加する必要はない。

【0047】このメモリセル202において、低電位側 ノードの電位がクランプされるのを防止する前記(8) 式の条件を満足するためには、 V_{ss} 発生回路230の出 力電圧 V_{ss} を次式の条件を満たすように設定すればよ

12

[0048]

* *【数11】

$V_{SS} \ge (V_{bb} - V_F) / (1 + C_3 / C_2) \quad \cdots \quad (11)$

【0049】例えば、加工寸法0.3 μ mのプロセスを用いて作製したメモリセル202では、微細回路の設計上メモリサイズが変わり C_2 は約15fF、 α 線ソフトエラー耐性に必要な C_s は約5fFとなり、 V_r は約0.8Vである。従って、メモリセル202の信号電位の低レベル V_L (すなわち V_s 5発生回路230の電位 V_s 5)は、Pウエル(またはP基板)の電位 V_b 6(この場合は10電源電圧 V_E 7に接続されている)を-4V2 すれば、-2.5V4 り高い値にすれば良い。

【0050】なお、図7に示すように、通常はpウエルの電位 V_{bb} は負の電源電圧 V_{EE} と同電位とすればよいが、必要ならば図1に示した V_{bb} 発生回路210を用いて適当な電位にバイアスしても良い。また、この(11)式の条件を満足できない場合でも、 V_{ss} をpウエルの電位 V_{bb} よりも高い電位とすれば、 V_{ss} がpウエルの電位 V_{bb} と同電位である場合よりも低電位側ノードのクランプ電位が低下するので、ある程度のソフトエラー耐 20性の向上効果を得ることができる。

【0051】図8は、図7に示したメモリセル202の 具体的な構成の一実施例を示す要部断面構造図である。 本実施例ではp基板20を用い、駆動MOSトランジス タMN3、MN4およびトランスファMOSトランジス タMN1、MN2をpウエル21中に形成し、負荷MO SトランジスタMP1、MP2をnウエル22中に形成 している(ただし、MN1、MN2、MN4、MP2は 図示されていない)。 pウエル21はp基板20を介し て負の電源 V μμ に接続され、 n ウエル 2 2 は n + 層 2 3 および28を介してグラウンドに接続される。 n+層2 4および25はそれぞれMN3のソースおよびドレイン に相当するn形拡散層であり、ソース24は電源Vssに 接続され、ドレイン25はMP1のソース26およびM P2とMN4のゲート(図示していない)に接続されて いる。一方、MP1のドレイン27はグラウンドに接続 されている。

【0052】本実施例では、このように構成することにより、メモリセル202の低電位側ノードの電位がクランプされるのを防止して α 線によるソフトエラー耐性を 40向上させるだけでなく、低レベルの信号電位 V_L を低電圧化することができる。このため、次のような従来の難点を解消することができる。

【0053】すなわち、従来の高速BiCMOSメモリにおいては、外部回路とのインターフェース信号がECLレベルであるにもかかかわらず、メモリの内部回路はBiCMOS回路を用いているためMOSレベルである。従って、ECLレベルを内部のMOSレベルに変換するECL-MOSレベル変換回路が必要であった。ところが、このレベル変換回路は現在知られている最も高50

速の回路形式を用いても約1nsの遅延が避けられず、アクセス時間を高速化することに難点があった。これに対し、本実施例ではメモリセル202の低レベルの信号電位 V_L を低電圧化することにより、信号振幅 V_s が電源電圧 V_{EE} よりも小さく低振幅化できるので、メモリセルを周辺回路より低電圧化すれば、ワード線の信号振幅を低振幅化しワードドライバをECL回路で構成することが可能になる。これにより、ECL-MOSレベル変換回路が不要となるためアクセス時間を大幅に高速化することができ、その結果としてメモリ装置の動作を高速化することが可能となる。

【0054】<実施例3>さらに、ソフトエラーに十分強くしかも高速で小面積のメモリセルを実現するための本発明に係るメモリセルの別の実施例について、以下説明する。

【0055】ところで、図7に示す実施例においてはメモリセル202の信号振幅Vsは電源電圧 V_{EE} よりも小さくなっているため、(6)式から明らかなように図1に示すメモリセル200と比較して蓄積電荷Qmは小さくなる。また、図1に示すメモリセル200においても素子加工寸法の縮小にともなって素子の耐圧が減少するためメモリセルの信号振幅Vsを低減する必要があり、蓄積電荷Qmは減少する傾向にある。

【0056】メモリセルに必要な蓄積電荷Qmの大きさは、メモリセルに要求される耐 α 線性と収集される雑音電荷の大きさとから決まる。例えば、大型計算機のキャッシュメモリなどに用いられる超高速メモリにおいては、誤り訂正符号によるソフトエラー対策は動作速度を損なうため用いることができないので、メモリセル自体に高い耐 α 線性が要求される。その場合、大きな容量を付加することにより必要な蓄積電荷Qmを確保することは可能であるが、あまり大きな容量を付加すると動作速度が遅くなってしまうという問題が生ずる。また、大きな容量を付加したうえで高速動作をさせるためにはMOSトランジスタのゲート幅を大きくする必要があるので、メモリセル面積が大きくなってしまう。

【0057】従って、ソフトエラーに十分強くしかも高速で小面積のメモリセルを実現するためには、前記実施例2に示した構成に加えて他のソフトエラー対策が必要である。図9は、このような対策を行ったメモリセルの一実施例を示す要部断面図である。なお、本メモリセル204の等価回路は図7と同様であり、信号電位の低レベル V_L は V_s 。発生回路230に接続され、電源電圧 V_E よりも高い電位に設定されている(不図示)。このメモリセル204は、情報蓄積ノードに収集される雑音電荷を低減することにより、あまり大きな容量 C_s を付加しなくても十分なソフトエラー耐性が得られるようにし

たものである。図9に示すように、駆動MOSトランジ スタMN3、MN4およびトランスファMOSトランジ スタMN1、MN2 (ただし、MN1、MN2、MN 4、MP2は図示されていない)はpウエル35中に形 成され、負荷MOSトランジスタMP1、MP2はnウ エル36中に形成される。 pウエル35はn+層34に よってp基板40から分離されており、p+層31を介 して負の電源 V ε ε に接続される。また、 n ウエル 3 6 は n+層39を介してグラウンドに接続される。このよう な構成とすることにより、α線によってp基板40中に 10 発生した雑音電荷は、n+層34に遮蔽されてメモリセ ル204の情報蓄積ノード (MN3のドレイン33等) には集まらない。さらに、pウエル35中に発生した雑 音電荷の一部もn+層34に吸収されるため、メモリセ ル204の情報蓄積ノードに収集される雑音電荷を大幅 に低減することができる。

【0058】<実施例4>さらに図10は、収集される 雑音電荷を低減するための手段を施した本発明に係るメモリセルの別の実施例を示す要部断面図である。なお、本実施例においても、メモリセル206の等価回路は図 207と同様であり、信号電位の低レベル V_L は V_{SS} 発生回路230に接続され、電源電圧 V_{SE} よりも高い電位に設定されている(不図示)。このメモリセル206においては、pウエル54 およびnウエル55の下方および両ウエル54,55間には SiO_2 層61が設けられており、両者をSi基板(図示していない)から分離している。 α 線によってSi基板中に発生した雑音電荷はSiO2層61によって遮蔽されるため、図9に示した実施例3と同様にメモリセル206の情報蓄積ノード(MN3のドレイン53等)に収集される雑音電荷を低減する 30ことができる。

【0059】なお、以上述べてきた実施例ではnMOS に入射した α 線によってソフトエラーが起こることを想定していた。これは、前に述べたように通常のメモリセルではpMOSの占有面積はnMOSと比べてはるかに小さく、 α 線が入射してもソフトエラーを起こすほど大きな雑音電流が流れないためである。しかし、これらの実施例において、nMOSをpMOSに、pウエルをnウエルに、メモリセルの信号電位の高レベルを低レベルに、などの読み替えを適当に行なうことによりpMOS 40に入射した α 線によってソフトエラーが起こる場合にも本発明が同様に適用できることは明らかである。

【0060】<実施例5>また、図11は、図7乃至図10に示した本発明に係るメモリセルを複数用いたメモリ装置の一実施例を示す回路図である。図11において参照符号300はメモリ装置を示し、この目盛装置300はXアドレスバッファ71と、Xデコーダおよびドライバ72と、Yアドレスバッファ73と、Yデコーダおよびドライバ74と、メモリセル75~78と、センス回路79,80と、出力回路81とから構成される。ま50

た、同図において、W1、W2はワード線、BL1、BR1、BL2、BR2はピット線、VYIN1、VYIN2はピット線選択信号、DI、DI、は書き込み制御信号である。これらの信号または電源の電圧値の一例を示せば、ワード線W1、W2は選択時-0.8 V、非選択時-3.2 Vであり、ピット線選択信号VYIN1、VYIN2は選択時-3.0 V、非選択時-3.4 Vであり、書き込み制御信号DI、DI、の高レベルは-2.6 V、低レベルは-3.4 Vである。また、-2.6 V、低レベルは-3.4 Vである。また、-2.6 V、電源電圧-3.2 Vであり、メモリセルの駆動MOSトランジスタおよびトランスファMOSトランジスタのpウエルの電位は-3.2 Vに見ている。

14

【0061】図11に示したアドレスバッファ71,73および出力回路81は、周知の回路であるので動作に関する説明は省略する。また、デコーダおよびドライバ72,74の動作に関しては特開平2-265095号公報に、メモリセル75~78およびセンス回路79,80の動作に関しては特開平3-76096号公報にそれぞれ詳細な説明が記載されているので、ここでは同様に説明を省略する。

にバイアスされている。

【0062】本実施例のメモリ装置300の特徴は、メモリセル75~78を周辺回路より低電圧化し、ワード線W1、W2およびビット線BL1、BR1、BL2、BR2の信号振幅を低振幅化することにより、アドレスバッファ71,72、デコーダおよびドライバ72,74、センス回路79,80、出力回路81などの周辺回路を全てECL回路で構成したことである。これにより、前述したように従来の高速BiCMOSメモリ装置では必要だったECL-MOSレベル変換回路が不要となるため、情報の読み出だしを高速に行うことができる。さらに、ビット線BL1、BR1、BL2、BR2の充放電がバイポーラトランジスタによって行われるため、情報書込みも非常に高速である。

【0063】以上、本発明に係るメモリおよびメモリ装置の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、例えば、実施例1乃至実施例4のメモリセルにおいて、nMOSをpMOSに、pウエルをnウエルに、メモリセルの信号電位の高レベルを低レベルに、などの読み替えを適当に行なうことによりpMOSに入射した α 線によってソフトエラーが起こる場合にも本発明が同様に適用でき、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。

[0064]

【発明の効果】本発明によれば、メモリセルに小さい容量を付加し、かつ、駆動MOSトランジスタおよびトランスファMOSトランジスタがnチャネルの場合には、 pウエルまたはp基板の電位V_{bb}を電源電圧V_{EE}より低くするか、または低信号レベルV_Lを電源電圧V_{EE}より 高く設定し、pチャネルMOSトランジスタの場合に は、nウエルまたはn基板の電位bbを電源電圧VEEより 高くするか、または高信号レベルVェを高電位側の電源 電圧より低く設定することにより、蓄積電荷を大幅に増 大させることができるため、小面積でソフトエラー耐性 の高いメモリセルおよびメモリ装置を実現することがで きる。

【0065】また、ソフトエラー耐性を向上させて、な おかつ信号電圧の低振幅化を図ることにより、ECL-MOS変換回路を不要にして周辺回路を全てECL回路 10 で構成することができるため、高速のメモリ装置を実現 することができる。

【図面の簡単な説明】

【図1】本発明に係るメモリセルの一実施例を示す等価 回路図である。

【図2】従来例を示すメモリセルの等価回路図である。

【図3】 α線により誘起された雑音電流に対する応答を 記述するためのメモリセルの等価回路図である。

【図4】 α線により誘起された雑音電流が高電位側のノ ード1に流入した場合のノード1およびノード2の電位 20 …メモリセル、 変化を示す特性線図であり、(a) は図1に示した構成 の本発明に係るメモリセルの特性線図、(b)は図2に 示した従来のメモリセルの特性線図である。

【図5】図1に示した本発明のメモリセルで使用するV い発生回路の一例を示す回路図である。

【図6】図1に示したメモリセルの一実施例を示す要部 断面図である。

【図7】本発明に係るメモリセルの別の実施例を示す等 価回路図である。

【図8】図7に示したメモリセルの一実施例を示す要部 断面図である。

【図9】図7に示したメモリセルに雑音電荷を遮蔽する

構造を持たせた一実施例を示す要部断面図である。

【図10】図7に示したメモリセルに雑音電荷を遮蔽す る構造を持たせた別の実施例を示す要部断面図である。 【図11】図7に示した本発明のメモリセルを用いたメ モリ装置の一実施例を示す回路図である。

16

【符号の説明】

11,31,51…p+層、

12,24,52…n形拡散層、

14, 21, 35, 54…pウエル、

20,40···p形基板、

28,39,58…n+層、

23,34,60…n+埋込層、

59…p+埋込層、

61...SiO2

71…Xアドレスバッファ、

72…Xデコーダおよびドライバ、

73···Yアドレスバッファ、

7 4…Yデコーダおよびドライバ、

 $75 \sim 78$, 100, 200, 202, 204, 206

79、80…センス回路、

2 1 0 ··· V Li 発生回路、

2 3 0 ··· V s s 発生回路

300…メモリ装置、

Cc…情報蓄積ノードの間に付加した容量、

C1, C2…情報蓄積ノードの対接地容量、

C₃…情報蓄積ノードの間の結合容量、

MN3, MN4…駆動MOSトランジスタ、

MP1, MP2…負荷MOSトランジスタ、

V_{bb}…pウエルの電位、

Vェ…寄生ダイオードのオンする電圧


【図3】


図3


【図4】


(A) 本発明 時間 (B) 従来 【図5】

図 5














フロントページの続き

(72)発明者 金谷 一男

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 増田 徹

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山口 邦彦

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 大畠 賢一

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(72)発明者 楠 武志

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

| | | | | * |
|--|---|--|--|---|
| | | | | |
| | | | | |
| | | | | |
| | • | | | |
| | · | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |